一般
| アーキテクチャ | Pipelined |
|---|---|
| 構成 | S/H-ADC |
| Data Interface | LVDS - Serial |
| 特長 | Simultaneous Sampling |
| 入力タイプ | Differential |
| メーカー | Texas Instruments |
| Number of Bits | 12 |
| Number of Inputs | 4 |
| Product Status | Obsolete |
| Ratio - S/H | ADC: 1:1 |
| リファレンスタイプ | External, Internal |
| サンプリングレート | 65M |